VIW 개발 현황
칩 개발 전 과정(규격 → RTL 시뮬레이션 → 에뮬레이션 → FPGA 프로토타입 → 실리콘 → 양산 테스트)의 검증 데이터를 하나로 모으고, AI가 근본 원인을 찾아 단계 간 같은 문제를 연결하는 웹앱입니다. 사용자가 제품을 쓰는 순서(로그인 → 홈 → 데이터 연결 → 진단 …)대로 개발합니다.
어느 단계에서 어떤 테스트를 할 수 있나
| 단계 | 테스트할 수 있는 것 | 통과 기준 | 시점 |
|---|---|---|---|
| S0 | 화면 골격(헤더·모듈 바·상태 바)이 뜨는지, 한국어·중국어·영어 전환, cloud/onprem 표시 전환 | 빈 셸이 cloud/onprem으로 기동, 토큰·문구 키 일치 검사 | 지금 가능 |
| S1 | 로그인·로그아웃, 틀린 비밀번호와 5회 실패 잠금, 세션 만료 시 로그인 복귀, 역할별 권한(판정 가능/불가, RTL·파형 차단, 보안 역할의 진단 접근 불가) | 로그인·로그아웃·세션 만료, 7개 역할 권한 매트릭스, 접근 거부 감사, 로그인 잠금, 실제 브라우저 확인 | 지금 가능 |
| S2 | 프로젝트 전환, 홈의 프로젝트 카드·내 할 일·최근 활동, 데이터 없는 프로젝트의 연결 안내, 상태 바의 실제 서비스 정보, 권한별 모듈 바 | 새 프로젝트 빈 상태 → 연결 안내, 권한별 모듈 바 표시, 상태 바 실데이터 | 지금 가능 |
| S3 | 수집 에이전트 설치 후 연결 상태 확인, 시험 실행(dry-run)으로 최근 회귀 읽기, docker compose로 재현 | 에이전트 등록·하트비트, 시험 실행(dry-run) E2E, docker compose 재현, adapter 계약 테스트 | 완료 후 |
| S4 | 회귀가 끝난 뒤 진행률 화면, 접속 오류·부분 완료·권한 없음 화면, 환경 문제 자동 분류 | 클러스터 품질 지표, 골든 데이터셋 1차, 상태 화면 5종 E2E, 환경 문제 규칙 | 완료 후 |
| S5 | 실제 회귀의 클러스터를 열어 파형·소스·AI 근거 확인, 확정/기각, 골든 데이터셋으로 진단 정확도 측정 | 골든 데이터셋 top-3 정확도·근거 유효율, 파형 뷰어 60fps(20신호·10만 전이), 확정/기각 감사 기록 | 일부 가능 |
| S6 | 확정한 진단이 지식 초안이 되고 승인 후 비슷한 실패의 유사 이력으로 검색 — 매일 쓰는 진단 루프 전체(MVP 데모) | 확정 → 지식 초안 → 승인 → 유사 이력 검색 E2E (MVP 데모 게이트) | 완료 후 |
| S7 | 규칙 작성, 과거 30일 백테스트, 섀도 모드 시작과 활성화 | 백테스트 일치율·오분류, 섀도 → 활성 전환, 충돌 규칙 검출 | 완료 후 |
| S8 | 데이터 흐름표 확인, 멤버·권한 관리, 감사 로그 내보내기, 온프레미스 외부 연결 0 검증 | 클라우드 송신 데이터 목록 고정 테스트, 온프레미스 외부 연결 0 E2E, 감사 로그 내보내기 | 완료 후 |
| S9 | 대시보드 KPI가 원천 데이터와 일치하는지 | KPI 집계가 원천 쿼리와 일치 | 완료 후 |
| S10 | 보고서 숫자의 출처 확인, 제출 시점 데이터 잠금, Word/PDF 내보내기 | 보고서 숫자의 쿼리 바인딩 검증, 제출 시점 데이터 잠금 | 완료 후 |
| S11 | RISC-V 락스텝·메모리 타이밍·규격 변경 영향 — 도메인 팩별 평가 데이터로 정확도 확인 | 도메인 팩별 평가 데이터 정확도 | 완료 후 |
| S12 | 실험실 장비 연결과 4단계 정책(읽기/운영자/2인 확인), FPGA 실패 수집, 장비 야간 테스트 | 정책 엔진 4단계·2인 확인(15분 만료)·로컬 안전 상한, HIL 야간 테스트 | 완료 후 |
| S13 | 시뮬레이션·프로토타입·실리콘에 걸친 같은 문제 연결, 점등 체크리스트, ATE 데이터 상관 | 단계 간 매칭 정확도, ATE·공정 코너 상관 검증 | 완료 후 |
Phase 0 · 기반
기반
모노레포·CI, 디자인 토큰, 셸(헤더·모듈 바·상태 바), 기본 컴포넌트, 한/중/영 문구 체계, cloud/onprem 런타임 설정, 백엔드 골격.
Phase 1 · MVP — 매일 쓰는 진단 루프
인증·권한·감사
로그인·세션, 역할/권한(RBAC), 감사 로그. 권한이 없으면 RTL·파형은 가리고 제목·건수만 보여준다.
프로젝트 컨텍스트·셸 완성
프로젝트 전환, 시스템 상태, 활동·할 일. 데이터 없는 새 프로젝트는 연결 안내로 이어진다.
수집 기반
비동기 작업·진행률, adapter SDK, 수집 에이전트, 로그·파형 구간 추출, DB 영속화. 시험 실행(dry-run)으로 연결을 확인한다.
진단 파이프라인
로그 파싱·클러스터링, 내장 규칙(환경 문제 분리), 진단 트리거. 분석 중·오류·부분 완료 상태를 실제 작업 상태로 보여준다.
AI 진단
파형 뷰어, LLM 진단과 근거 검증기, 확정/기각 피드백. 화면은 샘플 데이터로 먼저 구현되어 있고 실데이터 연결은 이 단계에서 한다.
지식
확정한 진단이 지식 초안이 되고, 사람 승인 후 비슷한 실패에서 검색된다. 이 단계까지가 MVP.
Phase 1 · 파일럿 준비
진단 규칙
규칙 편집기, 과거 N일 백테스트, 섀도 모드.
배포·보안
데이터 흐름표, 권한 매트릭스 편집, 멤버 관리, 감사 로그 조회·내보내기. 파일럿 전 필수.
운영 대시보드
확인율·진단 시간·모듈 히트맵 등 리드용 KPI.
Phase 2 · 도메인 팩·보고서
보고서
숫자-쿼리 바인딩, 데이터 스냅샷 잠금, Word/PDF 내보내기.
도메인 팩
RISC-V 락스텝, 메모리 프로토콜, 규격 변경 영향.
Phase 3 · 하드웨어(FPGA·실험실)
실험실 에이전트
장비 정책 엔진(4단계 + 2인 확인)과 감사가 먼저, 그다음 실험실 자원·FPGA 프로토타입 화면.
Phase 4 · 실리콘·단계 간 추적
실리콘·단계 간 추적
점등 체크리스트·Shmoo·ATE 상관, 시뮬→프로토타입→실리콘 문제 추적.