VIW 개발 포털 홈 개발 현황 테스트 아키텍처 화면 디자인

화면 디자인과 구현 화면

UI 디자인 v2(6개 페이지·23개 화면)와, 그중 실제로 구현해 구동한 화면입니다. 시안의 숫자와 이름은 예시 데이터입니다.

실제 구동 화면

개발 서버에서 직접 캡처한 화면입니다(2026-10-14 기준). 진단 데이터는 시안의 예시 데이터입니다.

로그인 (실제 구동 화면) — 로그인 (실제 구동 화면)실제 화면

진단 워크벤치 — 중국어 (실제 구동, 샘플 데이터) — 진단 워크벤치 — 중국어 (실제 구동, 샘플 데이터)실제 화면

진단 워크벤치 — 영어 (실제 구동, 샘플 데이터) — 진단 워크벤치 — 영어 (실제 구동, 샘플 데이터)실제 화면

UI 디자인 v2 (23개 화면)

디자인 토큰 — 디자인 토큰0.1 · S0구현

기본 컴포넌트 — 기본 컴포넌트0.2 · S0구현

상단 헤더 — 상단 헤더0.3 · S0구현

모듈 바 — 모듈 바0.4 · S0구현

상태 바 — 상태 바0.5 · S0구현

제품 목적·확장 구조 — 제품 목적·확장 구조0.6참고 문서

로그인 — 로그인1.1 · S1구현

홈 — 프로젝트·전 단계 개요 — 홈 — 프로젝트·전 단계 개요1.2 · S2예정

데이터 연결 — 데이터 연결1.3 · S3예정

진단 규칙 — 진단 규칙1.4 · S7예정

배포·보안 — 배포·보안1.5 · S8예정

진단 워크벤치 — 진단 워크벤치2.1 · S5구현(샘플 데이터)

워크벤치 상태 화면 — 워크벤치 상태 화면2.2 · S4예정

팀 지식베이스 — 팀 지식베이스2.3 · S6예정

RISC-V 락스텝 비교 — RISC-V 락스텝 비교3.1 · S11예정

메모리 프로토콜 타이밍 — 메모리 프로토콜 타이밍3.2 · S11예정

규격 변경 영향 — 규격 변경 영향3.3 · S11예정

운영 대시보드 — 운영 대시보드4.1 · S9예정

성과 보고서 생성 — 성과 보고서 생성4.2 · S10예정

FPGA 프로토타입 검증 — FPGA 프로토타입 검증5.1 · S12예정

실리콘 이후 검증 — 실리콘 이후 검증5.2 · S13예정

단계 간 문제 추적 — 단계 간 문제 추적5.3 · S13예정

실험실 자원 — 실험실 자원5.4 · S12예정